# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) THIN FILM TRANSISTOR

(11) 1-30272 (A) (43) 1.2.1989 (19) JP


(21) Appl. No. 62-186830 (22) 27.7.1987

(71) ALPS ELECTRIC CO LTD (72) KAZUYA OKABE(1)

(51) Int. Cl<sup>\*</sup>. H01L29/78,G02F1/133,G09F9/35,H01L27/12

PURPOSE: To simplify a manufacturing process by a method wherein a gate electrode or source and drain electrodes provided on the side of a picture element electrode directly above a substrate is (are) composed of a double-layer structure (double-layer structures) of a transparent conductor layer and a metal layer (transparent conductor layers and metal layers).

CONSTITUTION: A transparent conductor layer 12 is formed over the whole surface of a transparent substrate 1 and a metal layer 13 is formed on it. Then the transparent conductor layer 12 and the metal layer 13 are etched and patterned into the forms of a picture element electrode 3 and a gate electrode 2. Then a silicon nitride layer to be a gate insulating film 4 and an amorphous silicon hydride layer to be a semiconductor layer 5 are successively formed over the whole surface and further a phosphorus-doped amorphous silicon hydride layer to be an n\*type layer 6 is formed and those layers are etched to be patterned and, at the same time, to form a contact hole 9. Then an aluminum layer to be a source electrode 7 and a drain electrode 3 is formed and then the metal film 13, the silicon nitride film, the amorphous silicon hydride film and the like are removed by etching and a passivation film 10 and a light shield 11 are formed.



19 日本国特許

印符許出頭公開

### @公開特許公報(A)

昭64-30272

<pre>①Int_Cl.' H 01 L 29/78 G 02 F 1/133 G 09 F 9/35</pre>	識別記号 3 1 1 3 2 7	厅内签理备号 P - 7925-5F 7370-2H	<b>④公</b> \$	<b>空公開</b>	昭和64年(1989)2月1日		9)2月1日
H 01 L 27/12		7335-5C A-7514-5F	零五請求	未請求	発明の数	1	(全4頁)

**9**発明の名称 薄膜トランジスタ

②特 類 昭62-186330 ②出 類 昭62(1987)7月27日

©発明 者 岡 部 和 弥 東京都大田区雪谷大塚町1番7号 アルブス電気株式会社

斎 東京部大田区雪谷大塚町1番7号 アルブス電気株式会社

内

①出 顋 人 アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

IP)

②代 理 人 并理士 志賀 正武 外2名

明 編 書

1、発明の名称

薄袋トランジスタ

2. 符許高求の範囲

基 改 立 上 の 道 承 電 権 の 類 方 に 設 け ら れ る ゲ ー ト 出 権 ち し く は ソ ー ス 選 権 お よ ぴ ド レ イ ン 選 権 が 透 引 考 遺 体 超 と 金 風 麗 と の 二 題 構 遺 と なっ て い る こ と を 特 徴 と す る 海 展 ト ラ ン ジ ス タ 。

3、発明の詳細な説明

(産業上の利用分野)

このだ明は凝固素子、センサ素子等をスイッチング集動する対数トランジスタ(以下、TFTと解称する。)に関する。

〔延果の技術〕

第6回は従来の下下下を示すもので、図中符号 1は透明な板である。この透明な板1上には、モリアデンなどの金銭からなるゲート電板2が設けられ、これと若手類れてインジウムスズを出物 (以下、1下0と略称する。)などの透明浸電体

からなる面景電極3が設けられている。このゲー ト間横2上および両常電極3上の一番には冠化ケ イ素などからなるゲート絶縁膜4が設けられ、こ のゲート絶社数4上には水素化アモルファスシリ コンなどからなる半導体过5が形成され、この半 写体類5上にはリン原子ドープ水素化アモルファ スシリコンなどからなる n + 贈 6 が所定のチャン <u>ネルを介して思けられている。</u>さらに、n・日6 上にはアルミニウムなどの金銭からなるソース活 権でおよびドレイン電振8が設けられ、このドレ イン電極8は西滑電板3上のゲート絶縁数4、半 等体質5 および 0 \* 別 6 に形成されたコンタクト ボール9を介して直点電極3に接続されている。 また、この基板全面にはシリカなどからなるパッ シペーション以10が形成され、パッシペーショ ン以10の上記チャンネルに対応する位置にはア ルミニツムなどの金属からなるライトシールド1 1が設けられている。

このようなTFTを製造するには、項票電板 3 となるITO製を基板1全面に成扱したのち、パ ターニン 西本電優3を形成し、ついでこの 上からゲート電極2となるモリアデン設を全面成 図し、回域にパターニングしてゲート電板2を形 成する。ついで、この上にゲート地様度4、半導 体図5、ロ\*図6、ソース電板7、ドレイン環板 8を和次度級、パターニングすることにより行わ れる。

#### (発明が解決しようとする同語点)

しかしながら、このようなTFTにあっては、その製造に対して上述の如く製造工程が多く、フォトリソエッチング工程に起因する欠陥によって 多倍りを十分違くすることが困難である問題があった。

この足明は上記事情に無みてなされたもので、 その製造にあたって製造工程を簡等化でき多割り の両上が可能なTFTを提供することを目的とす るものである。

#### (問題点を解決するための手段)

この発明では、暴返証上の亟流遺産の銀方に設 けられるゲート電極もしくはソース電極およびド

このような構造の『FTは次のようにして製造される。

まず、第2回に示すように透明基板1全面に! 「〇などからなる透明導動体別12を成装し、こ の上全面にモリアデンなどからなる金量直13を 成数する。次に、これら透明尋常体質12および 金属第13を主水系のエッチング剤を用いてエッ チングし、知る間に示すように酯淋電極3とゲー ト電極2との形状にパターニングする。ついで、 打4日に示すようにこの上にゲート心味及4とな る葉化ケイ素などと、半導体配5となる水素化ア モルファスシリコンなどを頑次成果し、さらにn゚ \* 剪 6 となるリン原子ドーア水流化アモルファス シリコンなどを成裂してパターニングすると麻酔 にコンタクトホール9をエッチングして形成する。 ついで、ソース電視でおよびドレイン電視8とな るアルミニウムなどの金銭を収裂し、パターニン グする。こののち、第5段に示すように直着徴度 3となる透明準確体第12上の金属膜13、窒化 ケイ素具、水素化アモルファスシリコン寺をエッ!

.....

レイ 値が透明等電体質と金属剤との二酸構造することをその解状手段とした。

第1図は、この発明のTFTの例を示すもので、この例のTFTが取6図に示したTFTと異なるところはゲート 世極 2 および 通流 電極 3 の一 本が 二 世間 遺となっている点である。 すなわち、 基 仮 1 ほ上のITOなどからなる 透明 導電体 解 1 2 と、この 透明 準電 体 解 1 2 上の モリアデンなどからなる 全 は 2 1 3 の 二 額 か ら 様 成 されている。

チング除去して透明導電体制12を含出する。ついで、常法に従ってパッシペーション製10、ライトシールド11を形成すれば、第1例に示すような目的とする下げ下を得ることができる。

このような構造のTFTでは、その製造に感じ て上述のように避済電援3となる透明導電体配1 2と、ゲート 世権 2となる金銭 及13を三周に成 良し、これら二型を調節にエッチングして直流電 握3とゲート世権2とすることができる。このた め、ネトマスクを1枚省略でき、ホトエッチング 工程も1回省略することが可能となる。また、浜 東地區3となる透明物電体整12上の金属要13 の除去ち、従来から行われているゲート連接殺4 をなす窒化ケイ素製などと、半導体制与をなす水 煮化アモルファスシリコン夏などとのエッチング 除去時に同野に行うことができるので、金垣町1 3の発去によって折たに工程が増加することもな い。よって、この下ド「を製造するにあたっては、 ボトリソエッチング工程に足囚する欠陥が減少し、 歩削りが向上する。

#### 特開昭64-30272 (3)

また、 電視3となる透明導電体値12上に一部投る金配送13は、ゲートを軽度4などの下方に位置するので、画楽電視3の間口率を低下させることもなく、また初電性であるので、ドレイン電極8と両乗電極3との電気的液路を妨害することもない。

なお、ゲート電板2が接続されるゲートバスも 両様のご野構造とすることができるのは当然である。

上記実施列の下午では望スタガー暴電のものであるが、ソース治療、ドレイン治権とゲートを選びるの配置団体が上下逆転した用スタケー構造の構成をとることが可能をつから、 和スタガー構造の下午ではソースを選びらればない。 製造に際しても、製造に際しても、製造に際しても、製造に際しても、製造になり、ボーリンエッチング工程をよく、製造になり、ボーリンエッチング工程をある。

#### (発明の効果)

以上説明したように、この充明の冠製トランジ

7 ·····ソース電機、 8 ····・ドレイン最後。

> 出類人 アルプス電気株式会社 代表者 片 図 脚太郎

#### 4. 図面の間単な説明


第1 図は、この発明の対域トランジスタの一例を示す最終新面図、第2 図ないし第5 図は、第1 図に示した環境トランジスタの製造を工程項に示した環境新遊図、第6 図は従来の対談トランジス・タの例を示す異考所面図である。

1 --- 进明基版、


2……ゲート遺植、

3 … … 西素遗植、


#### 第1図




第2図




第3図



第4図



### 第5図



第6図

